Super-scalar CPUs add the possibility to issue more then one instruction per cycle. As long as these instructions are independent, each of them is dispatched into one of several parallel pipelines. Therefore, a super-scalar CPU can achieve an IPC (Instructions Per Cycle) higher than 1.
====执行单元（Execution units） ====
执行单元（Execution units）也是微架构的基本元件。执行单元包含算术逻辑单元（ALU），浮点运算器（FPU），Load/Store单元（LSU），分支预测（branch prediction），以及SIMD。这些单元在处理器内进行计算。执行单元的数量和时延（latency）（内存存取结果的时间）及吞吐率（throughput）（将结果存到或是读取出内存的速度），影响微架构的效能。